LE TESTOIR
HARDWARE
d-Matrix Raptor : 100 To/s de mémoire 3D, mais pas encore un remplaçant de la HBM
À Hot Chips 2026, d-Matrix a détaillé Raptor, un accélérateur d’inférence IA dont la mémoire DRAM est empilée directement avec la logique. Les chiffres — 32 Go, plus de 100 To/s et environ 0,37 pJ/bit — sont spectaculaires, mais ils ne décrivent pas tous la même mesure.
Le socle le plus solide vient du papier présenté à l’ISCA 2026 et des mesures réalisées sur le silicium Pavehawk. d-Matrix rapporte notamment une énergie d’interface de 0,376 pJ/bit dans une configuration précise : lecture seule à 500 MHz, huit banques actives et mécanisme de « stream flipping ». Le même protocole atteint 0,455 pJ/bit lorsque tous les bits commutent. Autrement dit, le chiffre de 0,37 pJ/bit est bien mesuré, mais il ne faut pas le transformer en consommation universelle de toute la carte.
Du silicium réel aux projections de carte
Les 32 Go et environ 100 To/s correspondent à l’architecture agrégée prévue à l’échelle d’une carte Raptor. Chaque pile 3D-DRAM vise environ 20 To/s en rapprochant physiquement la mémoire et la logique, sans le long trajet électrique d’un sous-système HBM classique. Le débit est impressionnant — le nombre de téraoctets par seconde fait toujours merveille sur une diapositive — mais il s’accompagne d’un coût énergétique global : à plus de 100 To/s, l’interface mémoire seule représenterait près de 300 W selon l’extrapolation présentée.
Les comparaisons avec HBM4 et NVIDIA Rubin demandent encore davantage de prudence. d-Matrix annonce jusqu’à dix fois plus de bande passante et une efficacité nettement supérieure, mais il s’agit de comparaisons du constructeur et de projections de modèles, pas de tests indépendants opposant deux cartes commerciales dans les mêmes conditions. Raptor dispose en outre de 32 Go, bien moins que certaines configurations HBM4 envisagées pour les accélérateurs haut de gamme.
Pour le grand public, Raptor ne préfigure donc pas une nouvelle carte graphique de jeu. Il vise l’inférence IA en centre de données, là où déplacer les poids d’un modèle devient souvent plus coûteux que les calculer. La démonstration reste importante : rapprocher la DRAM du calcul peut réduire fortement la latence et l’énergie par bit. Il reste toutefois à valider la production en volume, le rendement de l’empilement, le refroidissement, le logiciel et surtout des performances mesurées par des tiers sur le produit final.
LE COMPTOIR DES LECTEURS
Commentaires
Chaque message est relu avant publication. Le désaccord est bienvenu, l’attaque personnelle reste à la porte.Aucun commentaire publié pour le moment. Le comptoir est encore propre, profitons-en.